

München, de. 19. Juni 1995

2 (089) 21 95 - 3002

Aktenzeichen: P 32 50 124.2-53

Anmelder: Hitachi Ltd.

Bitte Aktenzeichen und Anmelder bei

allen Eingaben und Zahlungen angeben!

Deutsches Patentamt - 80297 München

Patentanwälte Dipl.-Ing. P. Strehl u. Partner Postfach 22 14 55

`80504 München

Ihr Zeichen:DEA - 32981

Zutreffendes ist angekreuzt 🔀 und/oder ausgefüllt!

Erhalten

Tr: 28. Olet 95 7 By 28. Sept 85 7

Prüfungsantrag, wirksam gestellt am 5. April 1994

28. JUN 1995
April 1994
Strent et al.

Eingabe vom 5. April 1994

Die Prüfung der oben genannten Patentanmeldung hat zu dem nachstehenden Ergebnis geführt.

Zur Äußerung wird eine Frist von

vier Monaten

gewährt, die mit der Zustellung beginnt.

Für Unterlagen, die der Äußerung gegebenenfalls beigefügt werden (z.B. Patentansprüche, Beschreibung, Beschreibungsteile, Zeichnungen), sind je zwei Ausfertigungen auf gesonderten Blättern erforderlich. Die Äußerung selbst wird nur in einfacher Ausfertigung benötigt.

Werden die Patentansprüche, die Beschreibung oder die Zeichnungen im Laufe des Verfahrens geändert, so hat der Anmelder, sofern die Änderungen nicht vom Patentamt vorgeschlagen sind, im einzelnen anzugeben, an welcher Stelle die in den neuen Unterlagen beschriebenen Erfindungsmerkmale in den ursprünglichen Unterlagen offenbart sind.

Hinweis zur Einsparung von Druckkosten:

Es wird gebeten, kleinere Änderungen möglichst handschriftlich in den der Offenlegungsschrift zugrunde gelegten Unterlagen unter Belassung der Seitennumerierung vorzunehmen.

Nur bei umfangreicheren Änderungen sollten Seiten unter Belassung der Seitennumerierung neu geschrieben und beim Erfordernis von Ergänzungsseiten diese mit der Nummer der vorangehenden Seite, ergänzt durch "a", "b" usw. bezeichnet werden.

In diesem Bescheid sind folgende Entgegenhaltungen erstmalig genannt (bei deren Numerierung gilt diese auch für das weitere Verfahren):

Hinweis auf die Möglichkeit der Gebrauchsmusterabzweigung

Der Anmelder einer nach dem 1. Januar 1987 mit Wirkung für die Bundesrepublik Deutschland eingereichten Patentanmeldung kann eine Gebrauchsmusteranmeldung, die den gleichen Gegenstand betrifft, einreichen und gleichzeitig den Anmeldetag der früheren Patentanmeldung in Anspruch nehmen. Diese Abzweigung (§ 5 Gebrauchsmustergesetz) ist bis zum Ablauf von zwei Monaten möglich, in dem die Patentanmeldung durch rechtskräftige Zurückweisung, freiwillige Rücknahme oder Rücknahmefiktion erledigt, ein Einspruchsverfahren abgeschlossen oder - im Falle der Erteilung des Patents - die Frist für die Beschwerde gegen den Erteilungsbeschluß fruchtlos verstrichen ist. Ausführliche Informationen über die Erfordernisse einer Gebrauchsmusteranmeldung, einschließlich der Abzweigung, enthält das Merkblatt für Gebrauchsmusteranmelder (G 6181), das kostenlos beim Patentamt und den Patentauslegestellen erhältlich ist.

(5) Iffe CL 5€ G 11 C 11/24

G 11 C 7/00:



- Akterzeichen:
- Anmeldetag:
- Offenlegungstag:

P 30 35 260.4-53

18. 9.80

2. 4.81

DEUTSCHES **PATENTAMT**

30 Unionspriorität: 32 33 31 19.09.79 JP P119403-79

(1) Anmelder:

Hitachi, Ltd., Tokyo, JP

4 Vertreter:

Beetz sen., R., Dipl. Ing.; Lamprecht, K., Dipl. Ing.; Beetz jun., R., Dipl.-Ing. Dr.-Ing., Pat.-Anw.; Heidrich, U., Dipl.-Phys. Dr.jur., Pat.- u. Rechtsanw., Timpe, W., Dipl. Ing.; Siegfried, J., Dipl. Ing.; Schmitt-Fumian, W., Privatdozent, Dipl.-Chem. Dr.rer.nat., Pat.-Anw., 8000 München

② Erfinder:

Masuda, Hiroo, Kodaira, JP; Shimohigashi, Katsuhiro, Musashimurayama, JP

Prüfungsantrag gem. § 44 PatG ist gestellt

(5) Dynamischer monolithischer Speicher

BEETZ-LAMPRECHT-BEETZ Steinsdorfstr. 10 · D-8000 München 22 Telefon (089) 227201 - 227244 - 295910 Telex 522048 - Telegramm Allpatent München

81-31.427P

3035260

Patentanvälte
Zugelassene Vertreter beim Europäischer Patentamt
Dipl.-Ing. R. BEETZ sen.
Dipl.-Ing. K. LAMPRECHT
Dr.-Ing. R. BEETZ jr.
Rechtsanwalt Dipl.-Phys. Dr. jur. U. HEIDRICH
Dr.-Ing. W. TIMPE
Dipl.-Ing. J. SIEGFRIED
Priv.-Doz. Dipl.-Chem. Dr. rer. nat. W. SCHMITT-FUMIAN
18. September 1980

Patentansprüche

- (1) Dynamischer monolithischer Speicher mit
 - mehreren Daten-Leitungen,
 - mehreren Wort-Leitungen, und
 - mehreren Speicher-Zellen an den Schnittstellen zwischen den Daten-Leitungen und den Wort-Leitungen,
 - dadurch gekennzeichnet,
 - daß jede Speicher-Zelle (MC) aufweist:
 - eine Kapazität (C_4) zum Speichern einer ersten (0 V) oder einer zweiten (V_{CC}) Spannung und
 - einen Feldeffekt-Transistor (Q₄), der
 - die Kapazität (C_4) mit der zugehörigen Daten-Leitung (D_0 , \overline{D}_0) verbindet und
 - mit seinen Elektroden folgendermaßen angeschlossen ist:
 - einer Gate-Elektrode an die entsprechende Wort-Leitung (W_0 , W_{63} , \overline{W}_0 , \overline{W}_{63}),
 - einer ersten Elektrode an die entsprechende Daten-Leitung (D_0, \overline{D}_0) und
 - einer zweiten Elektrode an die Kapazität (C₄);
 - daß eine Vorauflade-Einrichtung vorgesehen ist, die vor dem Lesen der Speicher-Zelle (MC) die Daten-Leitungen (D_0, \overline{D}_0) auf eine dritte vorbestimmte Spannung $(\phi_p, \overline{\phi}_p)$ auflädt,
 - die mit der ersten (0 V) oder der zweiten Spannung (V_{CC}) so zusammenwirkt, daß die erste und die zweite Elektrode als Source- bzw. Drain-Elektrode betreibbar sind; und
 - daß ein Treiber (10) zum Anlegen einer vorbestimmten Ansteuer-Spannung $(\overline{\phi}_X)$ an die Wort-Leitung $(W_0, W_{63}, \overline{W}_0, \overline{W}_{63})$ vorgesehen ist,
 - wobci die Differenz zwischen der Ansteuer-Spannung und der dritten Spannung (ϕ_p , $\overline{\phi}_p$) einen vorbestimmten Schwellenwert des Transistors (Q_4) übersteigt

(Fig. 1, 3).

- Speicher nach Anspruch 1, gekennzeichnet durch
 - mehrere Pseudo(Blind, Schein)-Wort-Leitungen (W_D, \overline{W}_D) ;
 - mehrere Pseudo (Blind, Schein) Zellen (DMC), die
 - an den Schnittstellen zwischen den Pseudo-Wort-Leitungen (\overline{D}_0 , \overline{D}_0) und den Daten-Leitungen (\overline{D}_0 , \overline{D}_0) vorgesehen sind sowie
 - jeweils aufweisen:
 - eine Kapazität (C_6) mit dem halben Wert der Kapazität (C_4) der Speicher-Zellen (MC) und
 - einen Feldeffekt-Transistor (Q_6) zum Anschluß der Kapazität (C_6) an die entsprechende Daten-Leitung (D_0 , \overline{D}_0), und
 - ausgelesen werden, wenn aus der mit der Daten-Leitung (D_0, \overline{D}_0) verbundenen Speicher-Zelle (MC) ausgelesen wird, um die Spannung auf der Daten-Leitung (D_0, \overline{D}_0) in einen Zwischenwert zwischen zwei möglichen Spannungen (Fig. 3e) auf der Daten-Leitung (D_0, \overline{D}_0) zu ändern; und
 - ein Flipflop (30), das
 - an ein Paar Daten-Leitungen der mehreren Daten-Leitungen (D_0 , \overline{D}_0) angeschlossen ist, um die Spannungsdifferenz zwischen dem Paar Daten-Leitungen zu verstärken, und
 - im wesentlichen ein Gegenstück des Paars Daten-Leitungen auf der dritten Spannung $(\phi_p, \overline{\phi}_p)$ hält und die Spannung am anderen Gegenstück in den anderen Wert ändert (Fig. 1).

- Speicher nach Anspruch 1 oder 2, dadurch gekennzeichnet,
 - daß der Transistor (Ω_4)
 - ein N-Kanal-Feldeffekt-Transistor ist, und
 - daß die dritte Spannung $(\phi_p, \overline{\phi}_p)$
 - nicht höher als die zweite und nicht höher als die dritte Spannung ist.
- 4. Speicher nach Anspruch 1 oder 2, dadurch gekennzeichnet,
 - daß der Transistor (Q_4) ein P-Kanal-Feldeffekt-Transistor ist, und
 - daß die dritte Spannung
 - nicht niedriger als die erste und nicht niedriger als die zweite Spannung ist.
- Speicher nach Anspruch 1 oder 2, dadurch gekennzeichnet,
 - daß der Treiber (10) aufweist:
 - eine Einrichtung zum Aufladen aller Wort-Leitungen (W_0 , W_{63} , \overline{W}_0 , \overline{W}_{63}) auf die Nichtansteuer-Spannung vor Ansteuern der Speicher-Zelle, und
 - eine Einrichtung zum Entladen nach Ansteuerung der Speicher-Zelle - der Spannung auf der Wort-Leitung, die mit einer anzusteuernden Speicher-Zelle verbunden ist, auf eine Ansteuer-Spannung.

- Speicher nach Anspruch 1, dadurch gekennzeichnet,
 - daß der Treiber (10) aufweist:
 - einen Impuls-Erzeuger für die Nichtansteuer-Spannung vor dem Ansteuern der Speicher-Zelle (MC) und die Ansteuer-Spannung bei Ansteuern der Speicher-Zelle,
 - einen Verbindungs-Feldeffekt-Transistor ($Q_{4\,6}$) zum Verbinden jeder Wort-Leitung (W_0) mit dem Impuls-Erzeuger, und
 - einen Decodierer (20, 20A),
 - der an das Gate des Verbindungs-Feldeffekt-Transistors (Q₄₆) angeschlossen ist, um zu erzeugen:
 - vor Speicher-Zellen-Ansteuerung
 - eine Spannung zum Einschalten des Verbindungs-Feldeffekt-Transistors,
 - bei Speicher-Zellen-Ansteuerung
 - eine Spannung, die an das Gate des Verbindungs-Feldeffekt-Transistors entsprechend einer anzusteuernden Wort-Leitung aniegbar ist, um dadurch den Feldeffekt-Transistor einzuschalten, und
 - eine Spannung, die an die Gates der Verbindungs-Feldeffekt-Transistoren entsprechend den Wort-Leitungen, ausgenommen die anzusteuernde Wort-Leitung, anlegbar ist, um dadurch die Transistoren einzuschalten

(Fig. 1, 2).

- Speicher nach Anspruch 6, dadurch gekennzeichnet,
 - daß der Verbindungs-Feldeffekt-Transistor (Q46)
 - an seinem Gate mit einem anderen Feldeffekt-Transistor (Q_{44}) versehen ist, von dem
 - die Drain mit dem Gate des Verbindungs-Feldeffekt-Transistors verbunden ist,
 - die Source mit einer Spannung zum Einschalten des Verbindungs-Feldeffekt-Transistors beaufschlagt ist, und
 - das Gate mit der Wort-Leitung verbunden ist, und
 - wobei der Feldeffekt-Transistor leitend wird, wenn der Impuls vom Impuls-Erzeuger sich von der Nichtansteuer-Spannung in die Ansteuer-Spannung ändert

(Fig. 2).

- Speicher nach Anspruch 5, dadurch gekennzeichnet,
 - daß der Treiber (10) aufweist:
 - eine Lade-Einrichtung zum Aufladen jeder Wort-Leitung auf die Nichtansteuer-Spannung,
 - einen Entlade-Feldeffekt-Transistor zwischen jeder Wort-Leitung und einer Ansteuer-Spannungs-Quelle, und
 - einen Decodierer, der mit dem Gate des Entlade-Feldeffekt-Transistors verbunden ist, um ein Spannung anzulegen und den Entlade-Feldeffekt-Transistor, der mit der anzusteuernden Wort-Leitung verbunden ist, einzuschalten.

- Speicher nach Anspruch 5, dadurch gekennzeichnet,
 - daß die Entlade-Einrichtung aufweist:
 - einen Entlade-Feldeffekt-Transistor, der
 - an jedem Paar von benachbarten Wort-Leitungen vorgesehen und
 - mit der Ansteuer-Spannung verbunden ist, um diese zu entladen,
 - einen Verbindungs-Feldeffekt-Transistor
 - zum Verbinden des Entlade-Feldeffekt-Transistors mit jedem Paar von benachbarten Wort-Leitungen, und
 - eine Einrichtung zum Einschalten des Entlade-Feldeffekt-Transistors und des Verbindungs-Feldeffekt-Transistors, der mit der anzusteuernden Wort-Leitung verbunden ist.
- Speicher nach Anspruch 9, dadurch gekennzeichnet,
 - daß die Daten-Leitungen umfassen:
 - mehrere Paare von Daten-Leitungen, die eng benachbart zueinander parallel verlaufen,
 - daß die Speicher-Zelle
 - an jeder von beiden Schnittstellen zwischen jedem Daten-Leitungs-Paar und jeder Wort-Leitung vorgesehen ist, und
 - daß der Verbindungs-Feldeffekt-Transistor
 - an seinem Gate mit einer Einrichtung zum Anlegen der Ansteuer-Spannung nach Ansteuern der Wort-Leitung versehen ist.

- 11. Speicher nach Anspruch 1 oder 2, gekennzeichnet durch
 - ein Halbleiter-Substrat (51) eines ersten Leitfähigkeits Typs und
 - einen Wannen-Bereich (52) eines zweiten Leitfähigkeits-Typs,
 - der im Substrat (51) vorgesehen ist und
 - in dem die Speicher-Zelle (MC) ausgebildet ist
 (Fig. 1, 7).
- 12. Speicher nach Anspruch 10, gekennzeichnet durch
 - eine Einrichtung (80) zum Anlegen einer bestimmten Vorspannung (V_w) an den Wannen-Bereich (52),
 - so daß eine Spannung abgegeben wird, die viel höher als die dritte Spannung (ϕ_p) ist, die an die zweite Elektrode des Feldeffekt-Transistors (Q_4) anzulegen ist (Fig. 7, 8).
- 13. Speicher nach Anspruch 11, gekennzeichnet durch
 - eine Schottky-Diode (67),
 - die im Wannen-Bereich (52) ausgebildet ist und
 - eine Metall-Elektrode (66), die
 - nahe dem Wannen-Bereich (52) angeordnet und
 - mit der dritten Spannung (ϕ_p) beaufschlagt ist (Fig. 7).

HITACHI, LTD.
5-1, Marunouchi 1-chome, Chiyoda-ku,
Tokyo, Japan

Dynamischer monolithischer Speicher

Die Erfindung betrifft einen Halbleiter-Speicher mit Hochgeschwindigkeits-Betrieb, nämlich einen dynamischen monolithischen Speicher, insbesondere von Komplementär-Bauweise mit einem N-Kanal-Feldeffekt-Transistor und einem P-Kanal-Feldeffekt-Transistor.

Es ist bereits ein dynamischer Speicher entwickelt worden, dessen Speicher-Zellen jeweils einen einzigen (einzelnen) N-Kanal-Metall-oxid-Feldeffekt-Transistor (im folgenden NMOS genannt) und einen Kondensator aufweisen. Dieser Speicher ist jedoch insofern nachteilig, als er viel Zeit zum Einlesen von Information aus einer Speicher-Zelle zu einer Daten-Leitung benötigt, da die Daten-Leitung mit der Drain-Elektrode eines NMOS innerhalb einer Speicher-Zelle verbunden ist.

D.h., wenn eine Speicher-Zelle angesteuert wird, wird die Spannung an der Kapazität durch Einwirkung der Spannung auf der Daten-Leitung erhöht. Auf diese Weise wird im NMOS innerhalb der Zelle die Spannung zwischen der Source, die mit einem Anschluß dieser Kapazität verbunden ist, und dem Gate, das mit einer Wort-Leitung verbunden ist, nur langsam erhöht, wenn die Spannung an der Wort-Leitung ansteigt. Somit ist wegen der geringen Zunahme des Leitwerts des NMOS eine längere Zeit erforderlich, um die Information in der Zelle vollständig zur Daten-Leitung auszulesen. Dadurch ist auch eine Verzögerung des Betriebs von nachfolgenden Lese-Verstärkern bedingt, so daß eine längere Zeit vergeht, bis die Information in der Speicher-Zelle von der externen Schaltung genutzt werden kann.

Dieses Problem tritt auch beim P-Kanal-Metalloxid-Feldeffekt-Transistor (im folgenden PMOS genannt) auf.

Zum Stand der Technik werden die folgenden Veröffentlichungen genannt:

JP-OS 54987/78, ausgegeben am 18. Mai 1978; US-PS 4 151 610, ausgegeben am 24. April 1979; JP-OS 107278/79; und US-PS 4 044 340, ausgegeben am 30. August 1977.

Demgegenüber ist es Aufgabe der Erfindung, einen dynamischen monolithischen Speicher mit hoher Lesegeschwindigkeit zu schaffen.

Die erfindungsgemäße Lösung dieser Aufgabe besteht darin, daß ein Feldeffekt-Transistor zum Anschluß an eine Informations-Speicher-Kapazität und eine Daten-Leitung vorgesehen ist, wobei von ihm die Drain- und die Source-Elektrode mit der Kapazität bzw. der Daten-Leitung verbunden sind.

Der erfindungsgemäße dynamische monolithische Speicher besitzt insbesondere eine Anzahl Speicher-Zellen, deren jede eine Kapazität und einen Schalt-Feldeffekt-Transistor aufweist, von dem die Source- und die Drain-Elektrode mit einer Daten-Leitung bzw. der Kapazität verbunden sind. Bei Lesen einer Speicher-Zelle

wird der Transistor eingeschaltet, wenn die Differenz zwischen der Spannung an der Daten-Leitung und der Spannung an der Wort-Leitung, angelegt an eine Gate-Elektrode des Transistors, eine Schwellenspannung des Transistors überschreitet.

Anhand der Zeichnung wird die Erfindung näher erläutert. Es zeigen:

- Fig. 1 schematisch das Schaltbild eines ersten Ausführungsbeispiels des erfindungsgemäßen dynamischen Speichers;
- Fig. 2 ein genaueres Schaltbild des Decodierers und des Treibers des ersten Ausführungsbeispiels;
- Fig. 3 ein Signal-Zeit-Diagramm zur Erläuterung des Betriebs des Speichers nach dem ersten Ausführungsbeispiel;
- Fig. 4 schematisch das Schaltbild des Treibers und des Decodierers eines zweiten Ausführungsbeispiels des dynamischen Speichers gemäß der Erfindung;
- Fig. 5 schematisch das Schaltbild eines dritten Ausführungsbeispiels des dynamischen Speichers gemäß der Erfindung;
- Fig. 6 ein Signal-Zeit-Diagramm zur Erläuterung des Betriebs des vierten Ausführungsbeispiels gemäß der Erfindung;
- Fig. 7 eine Schnittansicht des Speichers gemäß der Erfindung; und
- Fig. 8 das Schaltbild eines Wannen-Vorspannungs-Erzeugers für den Speicher gemäß der Erfindung.

Fig. 1 zeigt ein erst es Ausführungsbeispiel gemäß der Erfindung.

In Fig. 1 sind zunächst zu sehen ein Paar Daten-Leitungen D $_{f 0}$ und $\overline{\mathtt{D}}_{\mathsf{D}}$, die mit einem Vor-Verstärker PA verbunden sind. Die Daten-Leitung D_0 wird von 64 Wort-Leitungen $W_0 - W_{63}$ zum Ansteuern von Speicher-Zellen und einer Wort-Leitung $W_{\overline{D}}$ zum Ansteuern einer Pseudo(Blind, Schein)-Zelle geschnitten, während die Daten-Leitung \overline{D}_0 von 64 Wort-Leitungen \overline{W}_0 - \overline{W}_{63} zum Ansteuern der Speicher-Zellen und einer Wortleitung $\overline{W}_{\overline{D}}$ zum Ansteuern der Pseudo-Zelle geschnitten wird. An den Schnittstellen zwischen den Wort-Leitungen $W_0 - W_{63}$ und der Daten-Leitung W_0 sowie zwischen den Wort-Leitungen \overline{w}_0 - \overline{w}_{63} und der Daten-Leitung \overline{D}_0 sind Speicher-Zellen MC vorgesehen, während an den Schnittstellen zwischen der Wort-Leitung W^{-}_{D} für die Pseudo-Zelle und der Daten-Leitung D $^{-}_{\Omega}$ sowie zwischen der Wort-Leitung \overline{W}_{D} für die Pseudo-Zelle und γ der Daten-Leitung D₀ Pseudo-Zellen DMC vorhanden sind. Jede Speicher-Zelle MC besteht aus einem PMOS $Q_4^{}$ und einer Kapazität $\mathrm{C_4}$, die mit der Drain des PMOS $\mathrm{Q_4}$ verbunden ist. Der PMOS $\mathrm{Q_4}$ hat sein Gate an die zugehörige Wort-Leitung und seine Source an die zugehörige Daten-Leitung angeschlossen. Andererseits besteht jede Pseudo-Zelle DMC aus einem PMOS Ω_6 , einer Kapazität C_6 , die an die Drain des PMOS Q_6 angeschlossen ist, und einem PMOS Q_8 , der zwischen die Drain des PMOS Q_6 und Erde geschaltet ist, um die Kapazität C6 zu entladen. Die Kapazität C6 besitzt normalerweise den halben Kapazitätswert der Kapazität C_4 .

Alle in diesem Ausführungsbeispiel verwendeten NMOS's und PMOS's sind vom Anreicherungs-Typ.

Der Speicher in Fig. 1 besitzt tatsächlich z. B. 64 Paare von Daten-Leitungen, jedoch ist zur Vereinfachung der Zeichnung nur ein einziges Paar von Daten-Leitungen D $_0$ und \overline{D}_0 in Fig. 1 abgebildet. Jedes Paare Daten-Leitungen ist mit gemeinsamen Daten-Leitungen D $_c$ und \overline{D}_c über PMOS's Q_{14} bzw. \overline{Q}_{14} verbunden.

Source und Drain der PMOS'S Q_{14} und \overline{Q}_{14} sind mit den gemeinsamen Daten-Leitungen D_c , \overline{D}_c bzw. den Daten-Leitungen D_0 , \overline{D}_0 verbunden. An die gemeinsamen Daten-Leitungen D $_{\mathbf{C}}$ und $\overline{\mathbf{D}}_{\mathbf{C}}$ sind ein (nicht gezeigter) Haupt-Verstärker zum Verstärken von Spannungs-Differenzen dazwischen angeschaltet, wie an sich bekannt ist. Bei Ansteuerung einer Speicher-Zelle spricht ein Decodierer 20 auf 14 Adreß-Signale a_0 , a_1 ,, a_6 , \overline{a}_0 , \overline{a}_1 ,, \overline{a}_6 an, die über Leitungen 22 zugeführt werden, um einen Wort-Leitungen-Treiber 10 zu steuern, um wahlweise zu erregen eine Wort-Leitung, mit der eine anzusteuernde Speicher-Zelle verbunden ist, z. B. die Wort-Leitung W_{n} , und wahlweise zu treiben die Wort-Leitung W_{D} für die Pseudo-Zelle an der Schnittstelle mit der Daten-Leitung \overline{D}_{Ω} , um ein Paar mit der Daten-Leitung D_{Ω} zu bilden, an der die anzusteuernde Speicher-Zelle angeschlossen ist. Die Adreß-Signale \overline{a}_0 , \overline{a}_1 ,, \overline{a}_6 sind die Komplemente der Adreß-Signale a₀, a₁,, a₆.

2 zeigt den Decodierer 20, einen Treiber 10₀₁ zum Beaufschlagen der Wort-Leitungen W_0 und W_1 und einen Treiber $\overline{10}_D$ zum Beaufschlagen der Wort-Leitung \overline{W}_{D} für die Pseudo-Zelle. Im Decodierer 20 sind - wie abgebildet - vorgesehen nur ein erster Teil-Decodierer 20A zum Ansteuern eines Paars von Wort-Leitungen W_0 und W_1 , ein zweiter Teil-Decodierer 20B zum Ansteuern der Pseudo-Wort-Leitung \overline{W}_D und ein dritter Teil-Decodierer 20C zum Ansteuern eines Gegenstücks des Paars von Wort-Leitungen, die vom ersten Teil-Decodierer 20A angesteuert sind. Die ersten Teil-Decodierer zum Ansteuern der Wort-Leitungen für andere Speicher-Zellen und der zweite Teil-Decodierer zum Ansteuern der Wort-Leitung W_D für die Pseudo-Zelle sind (zur Vereinfachung der Zeichnung) nicht abgebildet. In diesem Ausführungsbeispiel sind die ersten Teil-Decodierer zum Ansteuern der Wort-Leitungen W₀ - W_{63} und $\overline{W}_0 - \overline{W}_{63}$ für die Speicher-Zellen entsprechend zwei benachbarten Wort-Leitungen zugeordnet, und sie haben den gleichen Aufbau wie der abgebildete Teil-Decodierer 20A bis auf andere Adreß-Signale am Eingang.

D.h., jeder Teil-Decodierer 20A od. dgl. besitzt sechs NMOS $Q_{23} - Q_{28}$, in die sechs Adreß-Signäle einzuspeisen sind, nämlich a_1 oder \overline{a}_1 , a_2 oder \overline{a}_2 ,, a_6 oder \overline{a}_6 .

Wenn diese Adreß-Signale sämtlich auf niedrigem Pegel liegen, werden die Wort-Leitungen, die mit den ersten Teil-Decodierern 20A od. dgl. verbunden sind, angesteuert. Z. B. sei der erste Teil-Decodierer 20A zum Ansteuern der Wort-Leitungen W_0 und W_1 mit den Adreß-Signalen a_1 , a_2 ,, a_6 wie abgebildet beaufschlagt. Andererseits, wird z. B. der erste Teil-Decodierer (nicht gezeigt) zum Ansteuern der Wort-Leitungen W_2 und W_3 (nicht gezeigt) mit $\overline{a_1}$, a_2 , ..., a_6 beaufschlagt.

Ein Paar benachbarter Wort-Leitungen wird zuerst durch einen entsprechenden ersten Teil-Decodierer angesteuert, und ein Gegenstück des angesteuerten Paars von Wort-Leitungen wird von Ausgangs-Leitungen 12A und 12B der NMOS's $Q_{20} = \overline{Q}_{20}$ im dritten Teil-Decodierer 20C angesteuert. Auf diese Weise wird eine auszuwählende Wort-Leitung angesteuert. Die Leitungen 12A und 12B sind gemeinsam mit mehreren Treibern für Speicher-Zellen verbunden.

Der zweite Teil-Decodierer 20B hat einen NMOS Ω_{32} , dem nur das Adreß-Signal $_6$ zugeführt wird, so daß die Wort-Leitung W_D für die Pseudo-Zelle angesteuert wird, wenn das Adreß-Signal a_6 auf niedrigem Pegel liegt. Ähnlich ist der zweite Teil-Decodierer (nicht gezeigt) zum Ansteuern der Wort-Leitung W_D aufgebaut, um die Wort-Leitung W_D für die Pseudo-Zelle anzusteuern, wenn das Adreß-Signal \overline{a}_6 auf niedrigem Pegel liegt.

Der Treiber 10_{01} besteht aus einem Verriegelungs-Glied (selbsthaltenden Glied) 30, NMOS's Q_{48} und Q_{54} , die mit den Wort-Leitungen W_0 bzw. W_1 verbunden sind, und NMOS Q_{46} und PMOS Q_{44} , die gemeinsam mit den NMOS's Q_{48} und Q_{54} verbunden sind. Die NMOS's Q_{48} und Q_{54} werden durch die Spannungen auf den Leitungen 12A und 12B gesteuert. Die anderen Wort-Leitungen W_3 - W_{63} und W_0 - W_{63} besitzen ebenfalls die Verriegelungs-Glie-

der 30, die NMOS's Q_{46} , Q_{48} und Q_{54} sowie den PMOS Q_{44} (sämtlich nicht gezeigt). Der Treiber $\overline{10}_{D}$ hat keine NMOS's Q_{48} und Q_{54} , worin aber der einzige Unterschied zum Treiber 10_{01} besteht. Der (nicht gezeigte) Treiber zum Ansteuern der Wort-Leitung W_{D} entspricht ebenfalls völlig dem Treiber $\overline{10}_{D}$. Der MOS Q_{46} wird an seiner Source mit einem Impuls $\overline{\phi}_{\chi}$ beaufschlagt (vgl. auch Fig. 3), der von hohem Pegel auf niedrigen Pegel abfällt, und an seinem Gate mit einem Ansteuer-Ausgangssignal vom Teil-Decodierer 20A oder 20B. Die Drain des NMOS Q_{46} , angeschlossen an die Wort-Leitung (W_{0} , usw.), ist mit der Source der NMOS's Q_{48} und Q_{54} verburden. Die Drain des NMOS Q_{46} , angeschlossen an die Pseudo-Wort-Leitung (\overline{W}_{D} usw.), ist direkt mit der Pseudo-Wort-Leitung (\overline{W}_{D} usw.), ist direkt mit der Pseudo-Wort-Leitung (\overline{W}_{D} usw.) verbunden.

Der Betrieb der Schaltungen von Fig. 1 und Fig. 2 sei jetzt anhand des Signal-Zeit-Diagramms von Fig. 3 näher erläutert.

Ein Vorauflade-Signal ϕ_{p} mit hohem Pegel gemäß F i g . 3 (a) ist an den NMOS's Q_2 , \overline{Q}_2 , Q_3 sowie \overline{Q}_3 angelegt, so daß die Versorgungsspannung V_{cc} (5 V), die an deren Drain anliegt, die Daten-Leitungen D $_0$ und $\overline{ extstyle D}_0$ sowie die gemeinsamen Daten-Leitungen D $_{ extstyle C}$ und $\overline{D}_{\mathbf{C}}$ vorauflädt. Daher wird das Signal $\phi_{\mathbf{p}}$ mit hohem Pegel so bemessen, daß es größer als die Spannung V um die Schwellenspanning der NMOS's Ω_2 , \overline{Q}_2 , Q_3 und \overline{Q}_3 ist. Ferner wird das Vorauflade-Signal $\phi_{\rm p}$ am NMOS ${\rm Q}_{53}$ der Verriegelungsschaltung 30 angelegt, die mit jeder Wort-Leitung verbunden ist, und dadurch eingeschaltet, um das Gate des PMOS $Q_{\overline{\bf 50}}$ und die Drain des PMOS Q_{52} auf 0 V zu bringen. Infolgedessen werden der PMOS Q_{50} eingeschaltet und der PMOS $Q_{5\,2}$ ausgeschaltet. Damit ist jede Wort-Leitung voraufgeladen und bei der Spannung V verriegelt. Andererseits wird das Signal $\overline{\phi}_{\mathbf{p}}$, in das das Signal $\phi_{\mathbf{p}}$ invertient worden ist, am PMOS Q₈ in der Pseudo-Zelle DMC über die Pseudo-Zellen-Vorauflade-Leitungen DPL und DPL angelegt, um ihn einzuschalten und so die Kapazität C, zur Speicherung niedriger Spannung (0 V) zu veranlassen.

Das Signal $\phi_{\rm D}$ schaltet den NMOS Ω_{22} im ersten und im zweiten Teil-Decodierer 20A und 20B ein, so daß die Leitungen 12C und 12D auf die Spannung V_{CC} voraufgeladen und die Gates der Wort-Leitungs-beaufschlagenden Transistoren Q_{46} auf die Spannung V_{CC} kommen, wobei die NMOS's Q₄₆ eingeschaltet gehalten werden. Ferner bewirkt das Signal $\phi_{\rm D}$ ein Einschalten der NMOS's Q_{40} und Q_{42} im Treiber 10_{01} , so daß die NMOS's Q_{48} und Q_{54} über die Leitungen 12A und 12B leitend gemacht werden. Beim Voraufladen sind alle Adreß-Signale $a_0 - a_6$ und $\overline{a}_0 - \overline{a}_6$ auf niedrigem Pegel, so daß die NMOS's Q_{20} , \tilde{Q}_{20} ausgeschaltet gehalten werden. Somit werden die NMOS's Q_{46} , Q_{48} und Q_{54} sämtlich eingeschaltet, wobei sie mit allen Wort-Leitungen verbunden werden. Zu diesem Zeitpunkt, vgl. F i $\mathfrak g$. 3 (c), wenn das Signal $\phi_{\mathrm p}$ auf hohem Pegel liegt, hat das Wort-Leitungs-Ansteuer-Signal $\overline{\phi}_{\mathbf{v}}$ hohen Pegel. Daher werden in diesem Vorauflade-Zustand alle Wort-Leitungen auf der Spannung V gehalten. Danach gehen die Signale $\phi_{_{\mathrm{D}}}$ und $\overline{\phi}_{_{\mathrm{D}}}$ in niedrigen bzw. hohen Pegel über. Auf diese Weise wird das Voraufladen beendet.

Anschließend wird ein Adreß-Signal dem Decodierer 20 gemäß F i g . 3 (b) zugeführt. Wenn dieses Signal jetzt zum Ansteuern der Wort-Leitung Wo dient, befinden sich die Signale a - a 6 sämtlich auf niedrigem Pegel und die Signale a - a sämtlich auf hohem Pegel. Daher bleiben die NMOS's $Q_{24} - Q_{28}$ im ersten Teil-Decodierer 20A für die Wort-Leitungen Wo und W sämtlich im ausgeschalteten Zustand, so daß die Ausgangs-Leitung 12C des ersten Teil-Decodierers 20A auf hohem Pegel gehalten wird und der NMOS Q_{46} , der mit den Wort-Leitungen W_0 , W_1 verbunden ist, eingeschaltet bleibt. Mhnlich wird die Ausgangs-Leitung 12D des zweiten Teil-Decodierers 20B auf hohem Pegel und der NMOS Q46 im Treiber $\overline{10}_{D}$ eingeschaltet gehalten. Die ersten Teil-Decedierer, die mit den anderen Wort-Leitungen verbunden sind, werden "mit Adreß-Signalen beaufschlagt, von denen mindestens ein Signalauf hohem Pegel liegt, und erzeugen so ein Signal von niedrigem Pegel, das den NMOS Q46, der mit den zugeordneten Wort-Leitungen

verbunden ist, ausschaltet. Daher werden die Wort-Leitungen mit Ausnahme der Wort-Leitungen W $_0$, W $_1$ und $\overline{\mathrm{W}}_{\mathrm{D}}$ nicht mit dem Signal $\overline{\phi}_{\mathrm{X}}$ beaufschlagt. Infolgedessen werden diese Wort-Leitungen auf der Spannung V $_{\mathrm{CC}}$ durch die Verriegelungsschaltung 30 gehalten.

Andererseits sprechen die NMOS's Q_{20} und $\overline{\mathrm{Q}}_{20}$ im zweiten Teil-Decodierer 20C auf die Adreß-Signale a_0 und $\overline{\mathrm{a}}_0$ mit niedrigem und hohem Pegel an und werden so aus- bzw. eingeschaltet. Die Leitung 12A wird so auf hohem Pegel gehalten, während die Leitung 12B auf niedrigem Pegel über den NMOS $\overline{\mathrm{Q}}_{20}$ entladen wird. Entsprechend bleiben die NMOS's Q_{48} in allen Treibern eingeschaltet, während die NMOS's Q_{54} darin gesperrt werden. Daher wird das Signal $\overline{\psi}_{v}$ nicht länger an der Wort-Leitung W_{1} angelegt.

Auf diese Weise werden nur die ausgewählte Wort-Leitung W_0 und die Pseudo-Wort-Leitung \overline{W}_D weiter mit dem Signal $\overline{\phi}_x$ beaufschlagt.

Wenn dann das Signal $\overline{\phi}_X$ einen Übergang zu seinem niedrigen Pegel – vgl. Fig. 3 (c) – erfährt, wird die Spannung ϕ_{W0} an der angesteuerten Wort-Leitung W_0 schnell auf den niedrigen Pegel über die NMOS's Q_{46} und Q_{48} im Treiber 10_{01} entladen, vgl. Fig. 3 (d). Die Spannung $\phi_{\overline{WD}}$ an der Pseudo-Wort-Leitung \overline{W}_D wird auch auf niedrigen Pegel über den NMOS Q_{46} im Treiber $\overline{10}_D$ entladen.

Während des Entladens wird die Spannungsdifferenz zwischen der Source- und der Gate-Elektrode der NMOS's ${\bf Q}_{46}$ und ${\bf Q}_{48}$ erhöht, so daß das Entladen schnell ablaufen kann.

Zu diesem Zeitpunkt sind die Leitungen 14 und 12C kapazitiv gekoppelt, so daß beim Übergang des Signals $\overline{\phi}_{\rm X}$ von hohem Pegel auf niedrigen Pegel die Spannung an der Ausgangsleitung 12C des ersten Teil-Decodierers 20A auf weniger als die Spannung V $_{\rm CC}$ verringert werden könnte. Diese Verringerung wird aber verhindert durch den PMOS Q_{44} , von dem verbunden sind: die Drain mit dem

Onte des NMOS Q_{46} , das Gate mit der Drain des NMOS Q_{46} und die Beurce mit der konstanten Spannung V_{cc} . Der PMOS Q_{44} für die acht-angesteuerten Wort-Leitungen ist ausgeschaltet, da seine lat -Spannung V_{dc} beträgt. Der PMOS Q_{44} für die angesteuerten att-Leitungen W_0 und W_0 wird eingeschaltet, wenn ϕ_{W0} und $\phi_{\overline{WD}}$ beträchtlich unter der Source-Spannung V_{cc} verringert wird. Auf diese Weise wird die Gate-Spannung des NMOS Q_{46} auf V_{cc} gehalten. Die Leitungen 12A und 12B erfahren ebenfalls eine Pegel-Verrinterung durch die kapazitive Kopplung, wenn ϕ_{x} kleiner wird, jedoch ist das Ausmaß dieser Verringerung klein, da der Kapazitätswert der Leitungen 12A und 12B groß ist. Daher braucht ein PMOS entsprechend dem PMOS Q_{44} nicht vorgesehen zu werden.

Wenn die Wort-Leitungen \mathbf{W}_0 und $\overline{\mathbf{W}}_D$ entladen werden, so daß $\phi_{\mathbf{W}\mathbf{0}}$ und $\phi_{\overline{\mathbf{W}\mathbf{1}}}$ kleiner als

$$V_{CC} - |V_{TH}(Q_4)|$$
 bzw. $V_{CC} - |V_{TH}(Q_6)|$

werden, werden der PMOS Q_4 in der Speicher-Zelle MC und der PMOS Q_6 in der Pseudo-Zelle DMC eingeschaltet, wobei V_{TH} (Q_4) und V_{TH} (Q_6) den Schwellenwert der PMOS's Q_4 bzw. Q_6 bedeuten; ähnliche Abkürzungen werden im folgenden für den Schwellenwert von NMOS oder PMOS benutzt werden.

Wie noch erläutert werden wird, speichert die Kapazität C_4 0 V und $V_{\rm CC}$ V (Volt) und liegen die Daten-Leitungen D_0 , \overline{D}_0 auf $V_{\rm CC}$, wenn sie voraufgeladen sind. Daher wird bei Beginn des Lesens der Speicher-Zelle das Potential der ersten Elektrode, die an die Daten-Leitung D_0 des PMOS Q_4 angeschlossen ist, niemals kleiner als das Potential der zweiten Elektrode des PMOS Q_4 , der an die Kapazität C_4 angeschlossen ist. Auf diese Weise wird der PMOS Q_4 mit seiner ersten und seiner zweiten Elektrode als Source bzw. Drain betrieben. Daraus ergibt sich, daß bei Änderung der Spannung ϕ_{W0} an der Wort-Leitung Q_0 der PMOS Q_4 einge-

schaltet (leitend) wird, falls die Differenz zwischen ϕ_{W0} und der Source-Spannung den Schwellenwert $|V_{TH}(Q_4)|$ überschreitet. Dies ist auch der Fall für den PMOS Q_6 , und gewöhnlich gilt $V_{TH}(Q_4) = V_{TH}(Q_6)$.

Wenn der PMOS Q_A in der Speicher-Zelle MC eingeschaltet wird, wird das Potential, der Daten-Leitung Do um einen Wert verringert, der der Spannung entspricht, die in der Kapazität C4 in der Speicher-Zelle MC gespeichert ist. Diese Kapazitäts-Spannung ist gleich $V_{\rm CC}$ oder 0 V, je nachdem, ob "1" oder "0" an Information in der Speicher-Zelle MC gespeichert ist. Daher bleibt, vgl. F i g . 3 (e), wenn "1" aus der Speicher-Welle MC ausgelesen wird, das Potential an der Daten-Leitung D $_0$ fast gleich ${
m V}_{
m cc}$, wührend bei Auslesen von "0" aus der Speicher-Zelle MC das Potential auf der Daten-Leitung etwas unter v_{cc} abfällt. Da andererseits 0 V in der Kapazität innerhalb der Speicher-Zelle DMC ım Zeitpunkt des Voraufladens gespeichert wird, fällt das Potential auf der Daten-Leitung $\overline{\mathbb{D}}_0$ etwas unter $\mathbf{V}_{_{\mathbf{CC}}}$ ab, wenn die Pseudo-Zelle gelesen wird. Damit das Potential auf der Daten-Leitung $\overline{\mathbf{D}}_0$ auf einen Wert zwischen den beiden Werten eingestellt werden kann, die die Daten-Leitung \mathbf{D}_0 einnehmen kann, ist die Kapazität C6 so bemessen, daß sie ungefähr den halben Wert der Kapazität C_4 besitzt. Da die Werte der Kapazitäten C_4 und C_6 so gewählt sind, daß sie dem Kapazitätswert der Daten-Leitungen D, \overline{D}_0 , dividiert durch einige 10 oder 100, entsprechen, ergibt sich, daß selbst bei Abweichung des Potentials der Daten-Leitungen Do, \overline{D}_0 von V_{CC} das Ausmaß der Anderung nur sehr klein ist, nämlich einige 10 bis einige 100 mV beträgt. Daher kann davon ausgegangen werden, daß die Spannungen der Daten-Leitungen D_0 , \overline{D}_0 ca. 5 V bleiben.

Wenn zwischenzeitlich das Signal ϕ_{W0} seinen Abfall auf C V fortsetzt, nimmt die Potentialdifferenz zwischen dem Potential des Gates PMOS Ω_4 , der mit der Wort-Leitung W $_0$ verbunden ist, und dem Potential der Source, die mit der Daten-Leitung D $_0$ ver-

bunden ist, noch mehr zu, so daß der PMOS ${\bf Q}_4$ seinen Leitwert erhöht. Entsprechend nimmt mit der Abnahme des Signals ${\bf \Phi}_{W0}$ der Leitwert des PMOS ${\bf Q}_4$ zu. Auf diese Weise wird, wie oben beschrieben, Information schnell aus dem Speicher MC ausgelesen und der Daten-Leitung ${\bf D}_0$ zugeführt. Ahnlich wird aus dem Speicher DMC schnell Information ausgelesen und der Daten-Leitung $\overline{\bf D}_0$ zugeführt.

Die Spannungen auf den Leitungen D $_0$ und $\overline{\mathrm{D}}_0$ werden somit schnell bei Lesen der Speicher-Zelle und der Pseudo-Zelle geändert. Die Potentiale auf den Daten-Leitungen D_0 und \overline{D}_0 werden differenziell durch den Vor-Verstärker PA der Flipflop-Konfiguration verstärkt, die aus NMOS's Q_{10} und \overline{Q}_{10} sowie PMOS's Q_{10} und $\overline{Q}_{10}^{\prime}$ besteht. Gemäß F i g . 3 (f) steigt das Signal ϕ_s von niedrigem Pegel auf hohen Pegel an, so daß ein NMOS $Q_{1,2}$ eingeschaltet wird, um den Vor-Verstärker PA zu erregen. Infolgedessen wird entweder das Paar NMOS Q10 und PMOS 010 oder das Paar NMOS 0_{10}^{\prime} und PMOS 0_{10}^{\prime} eingeschaltet und das jeweils andere Paar ausgeschaltet, je nach Spannungsdifferenz zwischen den Daten-Leitungen D_0 und \overline{D}_0 . Z. B., vgl. F i g . 3 (e); wenn die Spannung auf der Daten-Leitung Pogrößer als die auf der Daten-Leitung \overline{D}_0 ist, werden der NMOS Q_{10} und der PMOS $\overline{Q}_{10}^{\dagger}$ ausgeschaltet sowie der NMOS $\overline{\mathbb{Q}}_{10}$ und der Q' $_{10}$ eingeschaltet. Daher wird die Spannung auf der Daten-Leitung Do schnell auf 0 V entladen, wie in F i g . 3 (e) zu sehen ist, während die Spannung auf der Daten-Leitung ${\tt D}_0$ unverändert bleibt. Anschließend wird, wenn das Signal $\overline{\phi}_{v0}$, das dem Gate der PMOS's Q_{14} und \overline{Q}_{14} für den zu lesenden Speicher zuzuführen ist, vom hohen zum niedrigen Pegel übergeht, um dadurch die PMOS's Q14 und \overline{Q}_{14} einzuschalten, die gemeinsame Daten-Leitung D auf hohom Pegel gehalten und die gemeinsame Daten-Leitung $\overline{\mathtt{D}}_{\mathbf{C}}$ auf niedrigen Pegel gebracht, und zwar durch einen (nicht gezeigten) Haupt-Verstärker. Aus der Spannungsänderung der gemeinsamen Daten-Leitung D_c , \overline{D}_c ist die Information ersichtlich, die in der auszulesenden Speicher-Zelle gespeichert ist. Da die Daten-Leitungen D_0 und \overline{D}_0 sowie die gemeinsamen Daten-Leitungen D_c und

 $\overline{\mathrm{D}}_{\mathrm{C}}$ durch die PMOS's Q_{14} bzw. $\overline{\mathrm{Q}}_{14}$ verbunden sind, ändert sich die Spannung der gemeinsamen Leitungen schneller als bei Verwendung von NMOS's. D.h., wenn das Signal $\overline{\phi}_{y0}$ von hohem auf niedrigen Pegel übergeht, nimmt die Differenz zwischen der Source- und der Gate-Spannung der PMOS's Q_{14} , $\overline{\mathrm{Q}}_{14}$ zu, so daß der Leitwert der PMOS's Q_{14} , $\overline{\mathrm{Q}}_{14}$ abnimmt. Nach diesem Lese-Betrieb werden alle Signale in ihren Zustand zum Zeitpunkt des Voraufladens gemäß Fig. 3 zurückgebracht. Auf diese Weise wird der Lese-Betrieb beendet.

Zum Speichern von Information in den Speicher-Zellen des erfindungsgemäßen Speichers wird in folgenden Schritten vorgegangen: Nachdem Information aus der Speicher-Zelle, in die Information einzuschreiben ist, wie oben beschrieben, ausgelesen worden ist, wird das auf den Lese-Betrieb bezogene Signal auf den Pegel im Zeitpunkt des Voraufladens zurückgebracht, nachdem die gemeinsame Daten-Leitung D $_{\rm C}$, $\overline{\rm D}_{\rm C}$ mit V $_{\rm CC}$ oder 0 V entsprechend der einzuschreibenden Information von "1" oder "0" beaufschlagt worden ist. Die Spannung der Daten-Leitung D $_{\rm O}$, $\overline{\rm D}_{\rm O}$ wird in V $_{\rm CC}$ oder niedrigen Pegel je nach einzuschreibender Information geändert, und dann werden die mit dem Lese-Betrieb zusammenhängenden Signale sämtlich auf den Pegel zum Zeitpunkt des Voraufladens zurückgebracht. Auf diese Weise ist der Schreib-Betrieb beendet.

Fig. 4 zeigt ein zweites Ausführungsbeispiel der Erfindung in Bezug auf den Decodierer und den Treiber. Übereinstimmende Bauelemente von Fig. 2 und Fig. 4 sind mit den gleichen Bezugszeichen versehen. Der Decodierer 20 in Fig. 4 hat denselben Aufbau wie in Fig. 2, jedoch ist der Treiber $10^{'}_{01}$ verschieden von dem in Fig. 2. Der Treiber $10^{'}_{01}$ für die Wort-Leitung W_0 , W_1 ist über einen NMOS Q_{45} mit der Ausgangsleitung 12C des Decodierers 20A verbunden, und das Entladen der Wort-Leitung erfolgt durch die NMOS's Q_{47} , Q_{49} und das Signal ϕ_{x} . Das Signal ϕ_{x} geht vom niedrigen Pegel (0 V) zum hohen Pegel (V_{CC}) oder vom hohen Pegel (V_{CC}) zum niedrigen Pegel (0,V) zum

Zeitpunkt über, wonn das Signal $\phi_{\mathbf{x}}$ gemäß Fig. 3 seinen Pegel von borh in niedrig bzw. von niedrig in hoch ändert.

We be obtaining and die Pseudo-Wort-Leitungen werden mit der minning $V_{\rm CC}$ durch dieselbe Verriegelungsschaltung 30 wie in Fig. 2 voraufgeladen.

Die Ausgangs-Leitungen 12A, 12B, 12C und 12D des Decodierers 20 werder auch auf $\rm V_{CC}$ voraufgeladen. Infolgedessen werden nach beendetem Voraufladen die Gates der NMOS's $\rm Q_{47}$ in allen Treibern über die NMOS's $\rm Q_{45}$ auf $\rm V_{CC} - \rm V_{TH} (\rm Q_{45})$ geladen. Damit werden die BMOS's $\rm Q_{47}$ eingeschaltet, wenn das an die Sourcen angelegte Signal $\rm \Phi_{x}$ gleich 0 V ist. Entsprechend liegt das Gate des NMOS $\rm Q_{49}$, der mit der Drain der NMOS $\rm Q_{47}$ verbunden ist, auf 0 V, so daß der NMOS $\rm Q_{49}$ ausgeschaltet ist, während die NMOS's $\rm Q_{48}$ und $\rm Q_{54}$ eingeschaltet sind.

Wenn dann das Ausgangssignal des Decodierers 20 entsprechend den Adres-Signalen sich ausbildet, wird die Ausgangsspannung der ersten und der zweiten Teil-Decodierer mit Ausnahme der Teil-Decodierer 20A und 20B für die angesteuerte Wort-Leitung, z.B. Wn und \overline{W}_D , 0 V, werden die NMOS's Q_{45} im Treiber, deren Sourcen mit diesen Teil-Decodierern für nicht-angesteuerte Wort-Leitungen verbunden sind, eingeschaltet, und wird die Gate-Spannung der NMOS's Ω_{A7} für nicht-angesteuerte Wort-Leitungen auf 0 über die NMOS's Q_{45} , die eingeschaltet sind, und die NMOS's $Q_{24} - Q_{28}$, die eingeschaltet sind im Decodierer 20, entladen. Entsprechend werden die NMOS's Q_{47} , die mit den NMOS's Q_{45} für nicht-angesteuerte Wort-Leitungen verbunden sind, ausgeschaltet. Die NMOS Q_{47} für die angesteuerten Wort-Leitungen, z.B. W_0 und \overline{W}_D , bleiben eingeschaltet. Die Spannung der Signal-Leitung 12B, die nicht für die anzusteuernde Wort-Leitung W_0 vorgesehen ist, wird auf 0 durch den Teil-Decodierer 20C verringert. Daher bleibt der NMOS Q_{48} für die Wort-Leitung W_0 eingeschaltet, während der NMOS Q_{44} für die Wort-Leitung W_1 ausgeschaltet ist.

Wenn das Signal $\phi_{\rm X}$ den hohen Pegel (${\rm V_{CC}}$) annimmt, nachdem dieses Decodierer-Ausgangssignal sich gebildet hat, wird die Gate-Spannung des NMOS ${\rm Q_{47}}$ im Treiber ${\rm 10^{\circ}_{-01}}$, $\overline{\rm 10^{\circ}_{-D}}$ viel größer als die ursprüngliche Spannung ${\rm V_{CC}}$ – ${\rm V_{TH}}({\rm Q_{45}})$, und zwar durch den sogenannten "bootstrap"-Effekt infolge der kapazitiven Kopplung der Signal-Leitung 14 mit dem Gate des NMOS ${\rm Q_{47}}$, und wird der NMOS ${\rm Q_{45}}$ in diesen Treibern ausgeschaltet, während der NMOS ${\rm Q_{47}}$ eingeschaltet wird. Entsprechend wird der NMOS ${\rm Q_{49}}$ in diesen Treibern eingeschaltet.

Auf diese Weise wird die Spannung auf den angesteuerten Wort-Leitungen W_0 und \overline{W}_D , die mit der Source des NMOS Q_{49} verbunden sind, auf niedrigen Pegel (0 V) entladen. Die anderen Wort-Leitungen werden auf der Spannung V_{CC} durch die Verriegelungsschaltung 30 gehalten. Wie oben beschrieben, unterscheidet sich der Treiber 10 $^{\prime}_{01}$ in Fig. 4 von dem in Fig. 2 darin, daß der Treiber 10 $^{\prime}_{01}$ ausschließlich aus NMOS aufgebaut sein kann.

Außerdem ist es nicht notwendig, daß die Spannung auf der angesteuerten Wort-Leitung über die lange Leitung 14 mit großer Kapazität entladen wird.

Daher kann das Entladen auf der Wort-Leitung schneller als nach dem Ausführungsbeispiel von Fig. 2 vorgenommen werden.

F i g . 5 zeigt ein d r i t t e s Ausführungsbeispiel der Erfindung, bei der nur ein Paar Daten-Leitungen D_0 und \overline{D}_0 abgebildet ist, obwohl in Wirklichkeit mehrere Paare Daten-Leitungen vorhanden sind.

Der Speicher von Fig. 5, wie in der US-PS 4 044 340 beschrieben, ist dadurch charakterisiert, daß ein Paar Daten-Leitungen D_0 und \overline{D}_0 parallel und benachbart zueinander angeordnet ist, sowie die Speicher-Zelle und die Pseudo-Zelle sich nur an einer der beiden Schnittstellen zwischen jeder Wort-Leitung und jedem Paar Daten-Leitungen befinden.

In Fig. 5 haben die Speicher-Zelle MC, die Pseudo-Zelle PMC, der Vor-Verstärker PA, die gemeinsamen Daten-Leitungen D $_{\rm C}$ und $\overline{\rm D}_{\rm C}$, die Gerriegelungsschaltung 30 und der Teil-Decodierer 20A denselben Aufbau wie in Fig. 1 und 2 und dieselbe Betriebsweise.

Der Speicher von Fig. 5 unterscheidet sich von dem von Fig. 1 und Fig. 2 darin, daß der Teil-Decodierer 20C' zusätzliche NMOS's O_{21} und \overline{O}_{21} im dritten Teil-Decodierer 20C von Fig. 2 besitzt, und der Decodierer zum Ansteuern der Pseudo-Zellen-Wort-Leitungen W_D und \overline{W}_D aus dem Teil-Decodierer 20C' und den NMOS's Q_{48} und Q_{54} besteht, also nicht den Decodierer 20B für die Pseudo-Zelle gemäß Fig. 2 besitzt. Der letztere Unterschied bedeutet, daß die Wort-Leitungen W_D und \overline{W}_D für die Pseudo-Wort-Leitung angesteuert werden, wenn die Adreß-Signale \overline{a}_0 bzw. \overline{a}_0 auf niedrigem Pegel liegen. Dieser Unterschied bewirkt jedoch keinen Unterschied im Ansteuern der Pseudo-Zellen-Wort-Leitung gegenüber dem Speicher von Fig. 2. Im Speicher von Fig. 5 werden die Adreß-Signale \overline{a}_0 und \overline{a}_0 zum Ansteuern der Wort-Leitung für die Pseudo-Zelle verwendet, so daß der Decodierer einfach wird.

Dieser erörterte Unterschied besteht hinsichtlich der Haunt-Schaltungen der Speicher von Fig. 5, 1 und 2. Dieser Unterschied ermöglicht eine ausreichende Verringerung der Niedrig-Pegel-Spannung, die in die Speicher-Zelle MC einzuschreiben ist, wenn Information in der Speicher-Zelle MC gespeichert ist.

In Fig. 5, wenn Information in der Speicher-Zelle gespeichert wird, werden Voraufladen und Decodieren genauso vorgenommen wie beim Speicher von Fig. 1, wobei die Spannung auf der angesteuerten Wort-Leitung, z. B. W_0 , von $V_{\rm CC}$ in 0 V geändert wird. Die Änderung dieser Wort-Leitungs-Spannung erlaubt das Lesen des Inhalts der Speicher-Zelle MC. Bei diesem Ausführungsbeispiel ist eine Besonderheit, daß bei Erregung des Vor-Verstärkers PA das dafür benutzte Signal $\psi_{\rm S}$ ein Einschalten des NMOS Q_{21} , \overline{Q}_{21}

gestattet, um die Spannung auf der Signal-Leitung 12A, 12B auf 0 V konstant zu halten. Auf diese Weise wird der NMOS Ω_{48} , der eingeschaltet ist, und dann mit der Wort-Leitung W_0 verbunden wird, ausgeschaltet, so daß die Wort-Leitung W_0 in ihrem Potential "schwebt" ("floatet").

Andererseits werden durch Einwirken des erregten Vor-Verstärkers PA die einen Gegenstücke aller Daten-Linien-Paare auf $\rm V_{CC}$ gehalten, während die anderen Gegenstücke 0 V werden. Die Wort-Leitung $\rm W_0$ ist mit allen Daten-Leitungen durch eine Streukapazität $\rm C_0$, $\rm \overline{C}_0$ gekoppelt. Wenn also die eine Hälfte aller Daten-Leitungen gleich 0 V wird, wird die Spannung an der Wort-Leitung $\rm W_0$ auf eine negative Spannung durch diese kapazitive Kopplung verringert. Jedoch wird die Spannung auf der Wort-Leitung $\rm W_0$ niemals kleiner als $\rm -V_{TH}\,(Q_{48})$. Wenn sie auf diesen Wert verringert würde, würde der NMOS $\rm Q_{48}$ eingeschaltet werden, so daß der Strom des Signals $\phi_{\rm X}$ bei 0 V zur Wort-Leitung $\rm W_0$ fließen könnte.

Unter diesen Bedingungen wird Information in der Speicher-Zelle MC gespeichert, die sich an der Schnittstelle zwischen der Daten-Leitung D $_0$ und der Wort-Leitung W $_0$ befindet. Daraus ergibt sich, daß, wenn die Daten-Leitung D $_0$ auf 0 V liegt, die Spannung an der Kapazität C $_4$ in der Speicher-Zelle MC von der Differenz zwischen der Mindest-Spannung - V $_{\rm TH}$ (Q $_{48}$) auf der Wort-Leitung W $_0$ und der Schwellenspannung V $_{\rm TH}$ (Q $_4$) des PMOS Q $_4$ in der Speicher-Zelle abhängt. D.h., für

$$V_{TH} (Q_{48}) \ge |V_{TH} (Q_4)|$$

zeigt die Kapazität \mathbf{C}_4 im Speicher als eingeschrieben 0 V, während für

$$v_{\rm TH}^{}$$
 $(Q_{48}^{}) < | v_{\rm TH}^{}$ $(Q_4^{}) |$

eine kleine positive Spannung

$$\mid V_{\text{TH}} \mid (Q_4) \mid - V_{\text{TH}} \mid (Q_{48})$$

eingeschrieben hat.

Wenn also die Werte von $V_{\rm TH}(Q_4)$ und $V_{\rm TH}(Q_{48})$ so bestimmt werden, daß sie diesem genannten Zustand entsprechen, z. B. -1,0 V bzw. 1,2 V oder -1,0 V bzw. 1,0 V, wird die in die Speicher-Zelle einzuschreibende Miedrig-Pegel-Spannung gleich 0 V. Entsprechend wird die Differenz zwischen der Hoch-Pegel-Spannung und der Niedrig-Pegel-Spannung, die in die Speicher-Zelle einzuschreiben ist, gleich $V_{\rm CC}$ (5 V). In den Speichern des ersten und des zweiten Ausführungsbeispiels wie beschrieben beträgt, da die Mindest-Spannung auf der Wort-Leitung 0 V ist, die in die Kapazität der Speicher-Zelle einzuschreibende Niedrig-Pegel-Spannung

$$|v_{TH}|(Q_4)|$$
.

Daher wird die Differenz zwischen der Hoch-Pegel-Spannung und der Niedrig-Pegel-Spannung, die in die Speicher-Zelle einzuschreiben ist, gleich ca. 4 V. Der Speicher von Fig. 5 kann eine größere Spannungsdifferenz speichern, um schnell zu lesen, Betriebsstörungen zu vermeiden und den Auffrisch-Zyklus zu verlängern.

Die obigen Ausführungsbeispiele verwenden PMOS's für die Speicher-Zellen und NMOS's oder NMOS's und PMOS's in den peripheren Schaltungen wie beschrieben. Erfindungsgemäß ist es aber auch möglich, NMOS's für die Speicher-Zellen und PMOS's oder PMOS's und NMOS's in den peripheren Schaltungen einzusetzen. D.h., in jedem der oben beschriebenen Ausführungsbeispiele können alle NMOS's ersetzt werden durch PMOS's, alle PMOS's durch NMOS's, das Erdpotential durch die Versorgungs-Spannung $\mathbf{V}_{\mathbf{CC}}$ und die Spannung $\mathbf{V}_{\mathbf{CC}}$ durch Erdpotential. Außerdem wird ein von niedrigem Pegel in hohen Pegel übergehender Impuls ersetzt durch einen Impuls, der von hohem Pegel in niedrigen Pegel übergeht. Daher

werden bei einem vierten Ausführungsbeispiel die Signale ϕ_8 , $\overline{\phi}_8$, die Adreß-Signale a_i und die Signale $\overline{\phi}_X$ und ϕ_S durch die Signale ersetzt, die ihren Pegel gemäß Fig. 6a, 6b, 6c bzw. 6f ändern. Der Betrieb eines derart aufgebauten Schalters ist leicht anhand von Fig. 6 ersichtlich. Bei diesem Ausführungsbeispiel werden die Daten-Leitungen D_0 und \overline{D}_0 durch das Vorauflade-Signal ϕ_D auf niedrigen Pegel voraufgeladen, und auch die Spannung auf der Wort-Leitung wird auf niedrigen Pegel aufgeladen. Angesteuerte Wort-Leitungen, z. B. W_0 und W_D , haben Spannungen ϕ_{WO} und $\phi_{\overline{WD}}$, die vom niedrigen Pegel auf den hohen Pegel ansteigen, wodurch Information aus der Speicher-Zelle gelesen wird. Infolgedessen bleibt die Daten-Leitung D_0 auf 0 V, worauf die Spannung auf V_{CC} durch den Vor-Verstärker erhöht wird, nachdem die Daten-Leitung D_0 ihre Spannung in einen Wert etwas über 0 V geändert hat.

Bei diesem Ausführungsbeispiel ist es auch möglich, die Geschwindigkeit, mit der Wort-Leitungen angesteuert werden, oder die Geschwindigkeit, mit der aus der Pseudo-Zelle gelesen wird, zu erhöhen, und zwar ähnlich wie beim ersten Ausführungsbeispiel beschrieben. Die Spannung zwischen der Source und dem Gate des PMOS im Treiber, der die Anderung der Spannung auf der angesteuerten Wort-Leitung bewirkt, wird nicht geändert, d.h. ist unabhängig von der Spannungsänderung auf der Wort-Leitung. Da die Source und die Drain des NMOS in der Speicher-Zelle mit der Daten-Leitung bzw. der Kapazität verbunden sind, wenn die Spannung auf der Daten-Leitung, die mit der auszulesenden Zelle verbunden ist, sich entsprechend der in der auszulesenden Zelle gespeicherten Information ändert, nimmt die Spannung zwischen der Source und dem Gate des NMOS in der Speicher-Zelle bei Anstieg der Spannung auf der Wort-Leitung zu.

F i g . 7 zeigt einen Querschnitt des Speichers des ersten bis dritten Ausführungsbeispiels gemäß der Erfindung. Ein P-leitendes Si-Substrat 51 besitzt einen spezifischen Widerstand ρ_{Sub} von

ca. 40 Ω · cm und eine Dicke von 400 μm . Auf diesem Substrat 51 ist eine N-leitende Wanne 52 mit einer Fremdstoff-Konzentration von ca. $10^{15} - 10^{16}$ cm⁻³ und einer Tiefe von 3 - 6 μ m vorgesehen, um darin Speicher-Zellen auszubilden. Der Speicher-Zellen-Abschnitt in der Substrat-Oberfläche oberhalb der N-Wanne 52 hat ${
m P}^{ au}$ -Schichten 53 und 54 mit einer Fremdstoff-Konzentration, die größer als die der N-Wanne 52 ist, als Source- und Drain-Elektrode und ein Gate 55 aus einem guten Leiter wie polykristallinem Silizium, um einen Schalt-PMOS zu bilden. Außerdem hat der Speicher-Zellen-Anteil eine Gate-Elektrode 56, die auf Erdpotential vorgespannt ist, und eine Löcher-invertierte Schicht 57, um eine Kapazität dazwischen zu bilden, so daß eine Speicher-Zelle in Ein-Transistor-Bauweise entsteht. Obwohl mehrere derartige Ein-Transistor-Speïcher-Zellen vorgesehen sind, ist der Einfachheit halber nur eine einzige Zelle gezeigt. Bei diesem Aufbau ist die Gate-Elektrode 55 an einer Kontakt-Stelle 50 mit einer Wort-Leitung 62 aus Aluminium verbunden. Ähnlich bildet die P-Diffusions-Schicht 53 einen Teil der Daten-Leitung der P-Diffusions-Schicht. Eine periphere Schaltung in der Oberfläche des P-Si-Substrats 51, wo sich nicht die N-Wanne 52 befindet, besitzt einen PMOS-Bereich und einen NMOS-Bereich und darin ausgebildet einen Decodierer, einen Treiber, einen Vor-Verstärker od. dgl. In Fig. 7 sind ein einzelner NMOS und ein einzelner PMOS abgebildet. Der NMOS ist im P-Substrat 51 vorgesehen, wobei N-Schichten 58 und 59 seine Source-und seine Drain-Elektrode bilden, während eine Gate-Elektrode 60 auf der Substrat-Schicht durch einen Isolierstoff 68 hindurch vorgesehen ist. Die Source 58 und die Drain 59 sind mit niederohmigen Elektroden-Werkstoffen 61 und 62 und das Gate 60 mit einem niederohmigen Elektroden-Werkstoff 63 verbunden. Der PMOS ist in einer N-Wanne 70 im P-Substrat 51 vorgesehen und besitzt P-Schichten 71 und 72 als Source bzw. Drain und eine Gate-Elektrode 73.

Der PMOS und der NMOS wie eben beschrieben sind zu einer komplementären MOS-Schaltung (CMOS) zusammengeschaltet.

Die Wanne 70 ist erforderlich, um mit einer Spannung beaufschlagt zu werden, die gleich der oder höher als die an der Source-Elektrode 71 anzulegende Spannung ist, jedoch ist hier eine P-Schicht 74 mit der Source-Elektrode 71 durch einen Leiter 75 aus Aluminium od. dgl. verbunden, so daß die Wanne 70 mit derselben Spannung wie die Source-Elektrode 71 beaufschlagt wird. An der N-Wanne 52 wird bei Betrieb der Schaltung eine Spannung ${
m V}_{
m W}$, die größer als die Spannung ${
m V}_{
m CC}$ ist, über Elektroden 64 und eine N-Schicht 65 angelegt. Wenn der Speicher-Schaltung Leistung zugeführt wird, arbeiten eine Elektrode 66, an der $v_{\rm cc}$ angelegt wird, und eine Schottky-Diode 67, ausgebildet an der Grenzfläche zwischen der Elektrode 66 und der N-Wanne 52, zusammen, um das Potential der N-Wanne 52 bei zunehmender Source-Spannung V $_{
m cc}$ verzögerungsfrei zu erhöhen. Infolgedessen steigert die P⁺-Schicht 53 des PNP-Transistors, der von der Diffusionsschicht 53, der Wanne 52 und dem Substrat 51 gebildet ist, schnell sein Potential auf einen Wert oberhalb des Potentials der N-Wanne 52, so daß ein stärkerer Stromfluß zwischen der P⁺-Schicht 53 und dem P-Substrat 51 verhindert wird, welcher Strom an sich durch die Vorwärts-Vorspannung des $P^{\dagger}N$ -Übergangs dazwischen verursacht wird. Nusätzlich wird bei Betrieb des Speichers die Spannung ${}^{\prime}V_{\overline{W}}$ bedeutend höher als V_{cc} bemessen, so daß der PNP-Transistor an einer Vorwärts-Vorspannung gehindert wird. Außerdem sind vorhanden ein Zwischenschicht-Isolierfilm 68 und ein Oxid-Isolier-Bereich 69. Am Substrat 51 wird -3 V angelegt.

Die Spannung $\rm V_W$ wird durch die Schaltung gemäß – Fig. 8 erzeugt. Ein Oszillator 80 in Fig. 8 erzeugt eine Folge von Impulsen mit niedrigem und hohem Pegel von 0 bzw. $\rm V_{cc}$ – V und speist diese in einen Gleichrichter ein, der aus einer Kapazität $\rm C_{60}$ sowie NMOS's $\rm Q_{60}$ und $\rm Q_{61}$ besteht. Der NMOS $\rm Q_{61}$ des Gleichrichters ist an seiner Drain mit $\rm V_{cc}$ beaufschlagt. Der NMOS $\rm Q_{60}$ erzeugt an seiner Source folgende Ausgangsspannung $\rm V_W$:

こうことのないのでは、 これのは、 これのは、 はないのでは、 はないので

$$V_W = 2V_{CC} - V_{TH} (Q_{60}) - V_{TH} (Q_{61})$$

die viel höher als $V_{\rm cc}$ ist.

Bei der Konfiguration von Fig. 7 ist es möglich, die Diffusionsschichten 53 und 54 für Source und Drain der Speicher-Zelle wegzulassen, dafür aber eine Metall-Elektrode vorzusehen, um den Isolierfilm 68 auf der Diffusionsschicht 53 zur Oberfläche des Substrats 51 vorzusehen, von der Wort-Leitung 62 isoliert. In diesem Fall wird eine Schottky-Diode zwischen dieser Metall-Elektrode und dem Substrat 61 ausgebildet, wobei diese Metall-Elektrode mit der Daten-Leitung verbunden ist. Auf diese Weise fällt die Herstellung der Diffusionsschichten 53 und 54 weg.


Wie bereits gesagt, ist eine Speicher-Zelle in der Wanne 52 vorgesehen und ist der Übergang zwischen der Wanne 52 und dem Substrat 51 rückwärts-vorgespannt durch eine vorgegebene Spannung, so daß Elektronen und Löcher, die im Substrat 51 außerhalb der Wanne 52 durch Einwirken von α-Strahlen erzeugt werden, nicht in die Wanne 52 eindringen können. Daher wird die im Kapazitäts-Bereich der Speicher-Zelle gespeicherte Information niemals durch Elektronen und Löcher zerstört. Im obigen Λusführungsbeispiel ist der PMOS zur Ausbildung der perpheren Schaltung in der Wanne 70 vorgesehen, die zusätzlich zur Wanne 52 vorhanden ist.


Durch das gesonderte Vorsehen einer Wanne für die Speicher-Zelle und einer Wanne für die periphere Schaltung wird verhindert, daß beim Betrieb der peripheren Schaltung erzeugtes Rauschen in die Daten-Leitung des Speicher-Zellen-Anteils eingekoppelt wird. Wenn jedoch das so bedingte Rauschen verringert werden kann, kann der PMOS für die periphere Schaltung auch innerhalb der Wanne 52 für die Speicher-Zelle vorgesehen sein.

Der im obigen Ausführungsbeispiel verwendete Metalloxid-Feldeffekt-Transistor kann durch einen Übergangs-Feldeffekt-Transistor oder einen Feldeffekt-Transistor mit Schottky-Gate ersetzt werden.

Der dynamische Speicher gemäß der Erfindung verhindert also auch eine Zerstörung von Information durch einwirkende α -Strahlen, ganz abgesehen von der schnelleren Speicher-Ansteuerung.


F1G. 2






130014/1302


FIG. 4




130014/1302



130014/1302



130014/1302



130014/1302

Nummer: Int. Cl.³: Anmeldetag: Offenlegungstag: 30 35 260 G 11 C 11/24 18. September 1980 2. April 1981

3U35ZbU

-37 -

